北京时间12月12日晚，英特尔在圣克拉拉举办架构日活动。在长达五个小时的演讲中，英特尔公布了2021年CPU架构路线图、下一代核心显卡、图形业务未来、全新3D封装技术，甚至还有2019年的一些新处理器架构。

消费者中央处理器迟来的路线图。

最近，业界一直期待着看到英特尔未来的架构路线图，但自Skylake以来，它一直在她的吉他后面对我们隐藏着半张脸。最近几个月，英特尔只是简单公布了一些数据中心产品路线图，包括Cascade Lake、Cooper Lake、Ice Lake以及未来几代，但消费类产品仍然难以生产。

在此次架构日活动中，英特尔终于带来了消费级PC处理器架构路线图和Atom架构路线图。

在高性能酷睿系列产品这一条线上，英特尔在未来三年列出了三个新代号：Sunny Cove、Willow Cove、Golden Cove，其中最近的Sunny Cove将在2019年上市(PS:你能猜到鸽_)？

据悉，Sunny Cove架构旨在提高一般计算任务下的每时钟计算性能，降低功耗。它将拥有AVX-512单元，并包括可以加速人工智能和加密等特殊计算任务的新功能。它将成为英特尔下一代个人电脑和服务器处理器的基础设施。

柳树湾位于2020年的路线图上，大概也是10纳米。英特尔在此强调的是缓存重新设计(这可能意味着L1/L2调整)、新的晶体管优化(基于制造)和其他安全功能，这可能意味着进一步增强一种新型的侧通道攻击。

金海湾位于图表中的2021年，工艺流程还是个问号，可能是10纳米，也可能是7纳米。英特尔将进一步提升单线程性能和人工智能性能，并在其核心设计中加入潜在的网络和AI功能，因此其安全特性似乎得到了提升。

Atom系列低功耗处理器的架构路线图比Core系列慢，考虑到它的历史，这并不奇怪。鉴于Atom必须适应各种设备，业界期待更多产品提供更广泛的功能，尤其是SoC。

将于2019年推出的架构名为Tremont，专注于单线程性能、网络服务器性能和电池续航的提升。Tremont之后将是Gracemont，英特尔在2021年将其列为产品，可能会有更宽的矢量处理单元或支持新的矢量指令。

根据路线图，在Gracemont之后将会有一个“XXXmont”系列内核，英特尔正在研究这款新内核在2023年可能的性能、频率和特性。

这些都是架构的名字，但实际产品可能还有另外一个代号，那就是“XXX-Lake”，这是Core系列近年来一直使用的。比如代号为冰湖的处理器，由Sunny Cove架构的CPU核心和Gen11核心显卡组成。

活动中另一个值得关注的消息是，英特尔未来的架构很可能会脱离技术流程。Raja Koduri和Murthy Renduchintala博士解释说，为了使产品线具有一定的灵活性，这些架构的最新产品将以当时可用的最佳工艺引入市场。

虽然没有说清楚，但雷锋认为，这应该意味着已经名存实亡的“滴答”策略被扫进了历史的垃圾桶，一些核心设计跨越不同流程的情况可能会成为未来的常态。

监视阳光湾的建筑。

每次听到新处理器架构的消息，我们最期待的就是详细分析新架构以及与上一代相比的变化。

自2015年Skylake首发以来，英特尔先后推出了三代小改款，分别是Kaby Lake、Coffee Lake和Coffee Lake，因为每一代都没有大幅度提升，被玩家戏称为“挤牙膏”。虽然英特尔这次展示了全新的Sunny Cove架构，但遗憾的是，其信息不够全面，主要集中在架构设计的后端部分。

英特尔的微体系结构更新分为两个不同的部分：通用性能改进和专用性能改进。一般性能提升是指原始IPC(每时钟指令数)吞吐量或频率的提升。IPC的增加可能来自更宽的内核(每个时钟更多的指令)、更深的内核(每个时钟更多的并行性)或更智能的内核(通过前端更好的数据传输)，而频率通常是实现和进程的函数，而专用性能的提升可以通过其他加速方法(如专用)来实现。

据悉，Sunny Cove在一般性能和特殊用途性能方面均有全面提升。在架构的后端部分，英特尔做了诸如增加高速缓存大小、增加核心执行宽度和增加L1存储等工作。

­　　Sunny Cove架构的L1数据缓存从32KB升级为48KB，通常当缓存容量增大时，缓存未命中的概率将以平方根的比例降低，因此Sunny Cove架构的L1缓存未命中率理论上可减少22％。同时Sunny Cove架构Core和Xeon处理器的L2缓存也将分别比目前的256KB和1MB有所增加，具体容量尚未可知。

­　　此外，微操作（uOp）缓存和二级TLB虽然不属于后端，但其容量也都相比目前有所增加，这将有助于机器地址转换。图中还可以看到一些其他更改，例如执行端口从8增加到10，允许一次从调度程序中获得更多指令；重排序缓冲区的调度也从每个周期4条指令增加到5条指令；端口4和端口9链接到了一个循环数据存储，使带宽加倍，但AGU存储功能也增加了一倍，这将有助于增加L1-D大小。

­　　Sunny Cove架构的执行端口也发生了重大变化，详情见下图：

­　　我们看到Intel为核心的整数部分配备了更多LEA单元，以帮助进行内存寻址计算，可能有助于通过需要频繁内存计算的安全缓解来帮助改善性能损失，或者帮助提供具有恒定偏移的高性能阵列代码。端口1从Skylake端口5获取MUL（乘法）单元，可能用于重新平衡，但此处还有一个整数分频器单元。这是一个小小的调整，Cannon Lake在其设计中也有一个64位IDIV（带符号整数除法）单元，在这种情况下，它将64位整数除法从97个时钟（混合指令）降低到18个时钟，Sunny Cove可能与之类似。

­　　在整数运算单元方面，端口5的乘法单元已成为“MulHi”单元，在其他架构中，它会在寄存器中留下最重要的半字节以便进一步使用，但目前不能确定它在Sunny Cove核心中的位置究竟是什么。

­　　在浮点运算单元方面，Intel增加了洗牌资源，这是出于消除代码中瓶颈的考虑。Intel没有在核心的浮点运算部分说明FMA（熔加运算）的功能，但既然核心内有一个AVX-512单元，这些FMA中就应至少有一个与之交互。Cannon Lake只有一个512位的FMA，这个FMA很可能在这里，而Xeon的可扩展版本可能会有两个FMA。