功耗是芯片制造工艺演进时备受关注的指标之一。比起7nm工艺节点 5nm工艺可以使产品性能提高15% 晶体管密度最多提高1.8倍。三星猎户座1080、华为麒麟9000、骁龙888和苹果的A14芯片都采取了5nm工艺制程。然而 5nm手机芯片功耗过高的问题却于近期被媒体频频报道。这也不禁令人产生质疑：先进制程是否只是噱头？芯片厂商是否还有必要花费高价和大量时间 在芯片先进制程方面持续进行研发和投入？

先进制程只是噱头？

数据显示 28nm工艺的设计成本为0.629亿美元。随着制程工艺的推进 芯片的设计成本迅速上升。7nm工艺节点的成本暴增至3.49亿美元 5nm工艺所需成本更是高达4.76亿美元。另有数据显示 台积电每片5nm晶圆的代工费用约为17000美元 这一数字几乎是7nm芯片所需费用的两倍。因为成本的压力 许多晶圆代工厂无法参与到先进制程工艺的赛道。目前 具备先进制程芯片生产能力的代工厂 仅有台积电、三星和英特尔三家。然而 高昂的付出却仍然无法解决功耗问题 先进制程工艺是否只是噱头？

“手机芯片的制程数值越小 意味着芯片晶体管尺寸进一步微缩 芯片中元器件的排列也更加密集。这使得单位面积内 芯片可集成的晶体管数目增多。此次手机芯片制程由7nm提升至5nm 使得芯片上集成的晶体管数目得到显著提升。以华为麒麟9000芯片为例 和上一代采用7nm工艺制程的麒麟990（5G版）相比 华为麒麟9000的晶体管数目足足多了50亿 总数目提高至153亿。晶体管数目越多 芯片相应的运算和存储能力也就越强 这使得芯片在程序运行加载速度、数据处理性能等方面都获得了较为显著的提升。除此之外 5nm手机SoC芯片更强调5G能力 5G基带芯片的集成使其在通信性能方面获得了明显提升。”复旦大学微电子学院教授周鹏向记者说道。

随着摩尔定律的发展 半导体产业本身就是一部关于创新的著作 里面凝聚了许多迭代创新的技术 当然也包括了试错的过程。周鹏认为 5nm技术节点是目前先进半导体技术的集大成者。现阶段 5nm技术才刚推出第一代工艺 它所面对的问题主要源于工艺的不稳定性。在每一代工艺节点的研发中 新产品都会面临类似的问题 这种问题的解决还需要更多研发时间的投入和技术上的改进迭代。

Gartner研究副总裁盛凌海也指出 任何新的工艺都需要有一个磨合期。随着技术的更新迭代 出现的问题将得到解决。手机芯片刚刚开启5nm时代 推出5nm手机芯片的厂商成为第一批“吃螃蟹的人”。然而 没有吃到“螃蟹黄” 并不意味着“螃蟹肉”就不够鲜美。随着时间的推移和技术的演进 5nm芯片会体现更多优势 让诸多手机厂商吃到“螃蟹黄”。

为何会出现功耗问题？

为何采用先进工艺制造的芯片产品容易出现功耗问题？周鹏介绍 目前的芯片产品越来越追求高性能 功耗的增加主要来源于“漏电”这一不可控现象。他表示 构成芯片的基本单元——晶体管可被视为一个控制电流的电子开关。它可以把功耗分成两部分 即静态功耗和动态功耗。动态功耗是指在开关过程中产生的功耗 而静态功耗是指开关在关闭时 泄漏电流产生的功耗。如今5nm手机芯片出现功耗过高的问题 主要是泄漏电流导致的静态功耗增加。

为提高芯片的性能 就需要把电子开关对电流通断的控制能力提高 以加快开关的速度。这意味着 开关要在更小尺寸的情况下通过更大的电流。开关的尺寸越小 对制备工艺的要求就越高 这使得开关在关闭状态下 会有更多泄露电流。这部分产生的功耗是不可控的 是否产生功耗将直接由工艺的稳定性决定。要想使产品的性能提升 就需要更小的芯片制程 而芯片制程越小 就会为制造工艺带来更大的挑战。由于难以保障工艺的稳定性 漏电现象会愈发明显 功耗也会变大。

也有声音称 此次5nm芯片出现功耗问题 意味着FinFET工艺结构将不再适用于5nm芯片制程。用于3nm工艺节点的GAA工艺结构 有望提前被用在5nm芯片中。

自英特尔于2011年首次推出基于FinFET结构的22nm工艺以来 FinFET工艺结构已经在先进集成电路芯片中应用了十年。周鹏介绍 FinFET结构的提出是为了克服平面MOSFET结构下 由于源极和漏极越来越近、氧化物越来越薄所导致的漏电问题。它的优势主要体现在两个方面。一方面是可以使晶体管在更小的平面结构尺寸下 缓解漏电的问题;另一方面则是将晶体管的结构形态从二维层次突破到三维空间 提高了芯片的空间利用率。提出该结构的最终目的 是为了在单位面积内塞入更多的晶体管。

然而 随着技术节点的进一步推进 FinFET结构也面临越来越大的困难与挑战。该结构的制备工艺十分复杂 会给工艺的稳定性方面带来一定困扰 使漏电问题无法得到有效保障。相比于三面围栅的FinFET结构 GAA技术采用的四面环栅结构 可以更好地抑制漏电流的形成和驱动电流的增大 更有利于实现性能和功耗之间的平衡。

但是 周鹏也指出：“工艺的不稳定问题对GAA结构来说也同样存在 GAA和FinFET结构要解决的都是漏电问题。实现GAA工艺的难度并不比FinFET小 它的发展也需要一个技术改进的过程。GAA结构是在先进制程领域被普遍看好的工艺结构。但就目前5nm技术节点来说 不采用FinFET而采用GAA 仍是一个值得商榷的问题 毕竟GAA工艺也需要遵循一定的发展规律。”

摩尔定律将持续演进

芯片的制程越来越小 需要攻克的技术难点就越来越多 成本会变得越来越高昂 但这并不意味着摩尔定律将失效。芯片的制造工艺仍将不断向更高制程演进。

对此 周鹏认为 芯片制程将跟随摩尔定律的脚步不断发展。尽管在发展的过程中 会面临更多技术、成本带来的问题 但是人们对芯片性能的追求已经超过了经济成本的范畴。“在芯片发展的早期 人们面对的是一个经济问题。这是因为集成电路芯片在发展初期 是一种需要尽快普及和应用的商业化产品 成本是其大规模应用和推广时要面对的主要问题。每隔一段时间 单位面积的晶体管数量倍增 带来的直接效应就是成本显著降低。这推动了芯片的广泛使用。尺寸微缩带来的性能提升和功耗降低 也是为降低生产成本服务的。随着芯片渗透至人类生活的方方面面 它已经不是可有可无的商品 而是一个必需品。人们对芯片的依赖程度越来越高 所以对芯片性能的要求已慢慢超过了对经济成本的要求。人们愿意花更多的钱去体验更好的性能。随着技术天花板的到来 人们对性能的追求超过了经济成本的范畴。”周鹏说道。

同时 周鹏认为 随着芯片制程发展至5nm节点以下 晶体管沟道长度将进一步缩短 晶体管中电荷的量子遂穿效应将更容易实现。这些不受控制的隧穿电荷 将导致晶体管产生较大的漏电流 进而使得芯片的功耗问题变得更加严重。

当然 这些也不是无法攻克的难题。在未来的技术发展中 为了能够更好地控制芯片功耗 具有更强沟道电流控制能力的GAA结构 将受到更多重视。事实上 早在三年前 三星便表示将在3nm制程中引入GAA技术 并计划于2022年正式量产。台积电也于去年宣称 其在2nm制程研发中有重大突破 将选择切入GAA技术。这些都能说明GAA技术在5nm节点之后的更小的制程中 会受到业界的普遍认可和青睐。

“但值得注意的是 在半导体领域当中 任何一种技术的迭代更新都需要经历多年的试错和改进。GAA结构虽然在5nm以下制程中具有较为明显的优势 但它是否能实现预期的高性能和低功耗 还要看其制程中面临的技术难题能否被一一攻克。”周鹏说道。

芯片还将向更先进制程发展。只要将足够的时间留给新技术去更新迭代 很多问题都会迎刃而解。 责任编辑:tzh